Некоторые популярные  интегральные микросхемы

Некоторые популярные  интегральные микросхемы

5.3.1. Триггерные схемы

К триггерам принято относить все устройства, имеющие два устойчивых состояния, и способные хранить 1 бит данных.

В основе любого триггера находится кольцо из двух инверторов, изображаемое в виде так называемой защелки, не имеющей цепей управления (рис.5.13).

После подачи на защелку напряжения питания состояния инверторов равновероятны: либо Q = 1 и Q = 0, либо наоборот.

Рис.5.13. Структурная схема триггера-защелки

Однозначную запись информации в защелку можно осуществить, если снабдить ее цепями управления и запуска.

Наиболее распространенным при создании простейших систем автоматизации является асинхронный RS-триггер, имеющий два

входа управления: R – reset (сброс) и S – set (установка).

Рис.5.14. Структурная схема RS-триггера

Поскольку на каждый из входов можно подать напряжение низкого Н или высокого В уровней, то возможны четыре комбинации этих сигналов (рис.5.15).

Рис.5.15. Состояния RS-триггера

Состояние «Неопределенно» часто называют термином «Запрещенное состояние».

Поскольку основой RS-триггера является триггерная защелка, то при подаче на триггер напряжения питания состояния выходов равновероятны: либо Q = 1 и Q = 0, либо наоборот. Поэтому для достижения однозначности исходного состояния триггера часто  на его R – вход при включении питания по умолчанию подают импульсный сигнал высокого уровня (рис.5.16).

Рис.5.16. Предварительная установка RS-триггера

В составе серий ТТЛ имеется микросхема К555ТР2, содержащая четыре RS-триггера, выполненных на логике И-НЕ (управление низким уровнем). Два триггера имеют по два входа установки S (рис.5.17).

Рис.5.17. Цоколевка корпусов микросхем RS-триггеров

В КМОП серии есть микросхема К561ТР2, также содержащая четыре RS-триггера, но выполненная на логике ИЛИ-НЕ (управление высоким уровнем). Выходы каждого триггера имеют третье Zсостояние, при котором выходы триггеров размыкаются (Q≠1 и Q≠0). Это состояние достигается при подаче на дополнительный управляющий вход «Е» сигнала низкого уровня. При подаче на вход «Е» сигнала высокого уровня выходы триггеров принимают состояния, соответствующие представленной таблице (рис.5.15).

Для  устранения  неопределенности  на  выходах  RS-защелки при одновременной подаче на входы сигналов высокого уровня организуют триггер с двумя дополнительными обратными связями, так называемый JK-триггер (рис.5.18). Входы J и K этого устройства соответствуют устанавливающему Sи сбрасывающему R-входам

асинхронного RS-триггера.

Рис.5.18. Структурная схема простейших JK-триггеров

При подаче на входы разноименных сигналов состояние выходов меняется так же, как и в RS-триггере. При подаче на оба входа сигналов высокого уровня состояния выходов меняются на противоположные. На практике применяют синхронные JK-триггеры, имеющие дополнительные R и S входы, обеспечивающие предварительную установку триггера (рис.5.19).

Рис.5.19. Цоколевка и таблица состояний промышленных

JK-триггеров

Наиболее часто в цифровых интегральных микросхемах, а также в импульсных устройствах применяют триггеры с единственным входом данных D(data), так называемые D-триггеры.

В основе D-триггера находится синхронный RS-триггер, в котором Sи R-входы соединены через инвертор (рис.5.20).

Рис.5.20. Организация D-триггера

Часто для обеспечения однозначности исходного состояния Dтриггеры снабжают независимым входом сброса R или двумя независимыми установочными входами R и S (рис.5.21).

Рис.5.21. Два D-триггера в одном корпусе