Счетчики-делители

Счетчики-делители

В основе счетчиков-делителей находится так называемый Ттриггер или триггер-делитель на два. Т-триггер может быть организован на базе синхронного RS-, JKили D-триггера. Рассмотрим Ттриггер, выполненный на основе D-триггера (рис.5.22).

Рис.5.22. Т-триггер, управляемый уровнем

После предварительной установки, выполненной путем подачи на вход R кратковременного импульса, прямой выход триггера Q принимает низкий уровень, а инверсный выход высокий. При этом в соответствии с предложенной схемой на вход D также поступает сигнал высокого уровня. При поступлении на вход C сигнала высокого уровня происходит переключение триггера, т.е. на прямом выходе устанавливается сигнал высокого уровня, а на инверсном низкого уровня. Это состояние триггера сохраняется и после снятия синхронизирующего сигнала с входа C. При повторной подаче синхронизирующего сигнала произойдет повторное переключение триггера, так как на вход D перед приходом синхросигнала уже поступает сигнал низкого уровня. Таким образом, на прямом выходе будут формироваться сигналы высокого уровня после прихода на вход C первого, третьего, пятого и т.д. синхронизирующих сигналов, т.е. будет наблюдаться «деление на два».

При практической реализации счетчиков используют Ттриггеры управляемые задним фронтом синхронизирующего импульса, что обеспечивает подсчет целого числа завершившихся импульсов.

Для этого используют составной D-триггер, в котором синхронизирующий сигнал поступает на  второй триггер через инвертор

(рс.5.23).

Рис.5.23. D-триггер, управляемый задним фронтом

В литературе составные триггеры часто имеют обозначение

«ТТ»,  а  управление  фронтом  обозначают  треугольником, размещенным на входе С.

После подключения инверсного выхода составного D-триггера с   его   входом   D   получаем   Т-триггер,   управляемый   фронтом (рис.5.24).

Рис.5.24. Т-триггер, управляемый задним фронтом

Простейший двоичный счетчик-делитель организуют путем последовательного соединения Т-триггеров (рс.5.25). При этом перенос информации с одного триггера на другой происходит «последовательно».

Рис.5.25. Упрощенная схема двоичного счетчика с последовательным переносом информации

Счетчики с последовательным переносом обладают относительно низким быстродействием, поскольку длительность переключения последующего разряда является суммой длительности переключений каждого предыдущего разряда. Поэтому при   счете   импульсов, поступающих с высокой частотой, показания счетчика будут ниже реального количества поступивших импульсов.

Для устранения указанного недостатка организуют счетчикиделители с параллельным переносом информации (рис.5.26).

Рис.5.26. Упрощенная схема двоичного счетчика с параллельным переносом информации

В  счетчиках с  параллельным переносом информации переключение во всех разрядах происходит одновременно.

Для практического использования в отечественной микроэлектронике представлены различные по назначению счетчикиделители.

Микросхема К561ИЕ10 содержит два синхронных двоичных счетчика (рис.5.27). Каждый счетчик основан на четырех двухтактных D-триггерах. Входами счетчика являются тактовая линия «С» и линия разрешения тактов «СЕ». Обе линии взаимозаменяемы, но отличаются противоположными активными уровнями, что позволяет организовать счет по положительному и отрицательному перепаду тактового импульса.

Если на вход разрешения «СЕ» подавать напряжение высокого уровня, счет будет производиться по положительному фронту тактового импульса. Если  тактовый  вход «С» подключить  к шине питания  «Общ», то тактовым станет разрешающий вход, и счет будет производиться по отрицательному перепаду.

Рассмотренные счетчики можно каскадировать. Для этого вывод №6 следует подключить к выводу №9,   а выводы №2 и №10 подключить к шине «+Uпит».

Рис.5.27. Два двоичных счетчика в одном корпусе

Сформированный таким образом 8-разрядный счетчик становится асинхронным, поскольку параллельный перенос информации производится только в пределах каждого 4-разрядного счетчика. Счет в счетчике будет производиться по положительному фронту.

При     Uпит=15В      максимальная            тактовая         частота           составляет

4МГц.

Для решения задач автоматизации управления широкое применение находит реверсивный счетчик, имеющий возможность занесения предварительного числа К561ИЕ11 (рис.5.28).

Запускающий тактовый перепад «С» для данного счетчика положительный. Счет производится, когда на входах «Р1», «S» и

«R» поданы низкие уровни. При высоком уровне на входе «U» счет производится со  знаком «плюс», при низком уровне  со  знаком

«минус». Если нет необходимости в установке предварительного числа, выводы 4, 12, 13 и 3 объединяют и подключают к шине питания «Общ».

Рис.5.28. Реверсивный двоичный счетчик

Каскадирование счетчиков производится следующим образом.

Тактовые входы «С» каскадируемых счетчиков объединяют, а выход

«Р» первого счетчика подключают к входу «Р1» следующего счетчика.